<progress id="jlsnq"><code id="jlsnq"></code></progress>

<strong id="jlsnq"><del id="jlsnq"></del></strong>
    <mark id="jlsnq"></mark>

    <legend id="jlsnq"><table id="jlsnq"></table></legend>
    <small id="jlsnq"></small>
  • <ruby id="jlsnq"><table id="jlsnq"></table></ruby>

      <strong id="jlsnq"></strong>

      24小時聯系電話:18217114652、13661815404

      中文

      您當前的位置:
      首頁>
      電子資訊>
      技術專題>
      原理圖測試失敗后我們...

      技術專題

      原理圖測試失敗后我們應該怎么做


      什么是原理圖捕獲測試

      PCB設計的過程大致分為兩個階段。第一階段是在軟件上創建原理圖,第二階段是將原理圖轉換為布局格式。為了將原理圖信息傳輸到PCB布局中,軟件會創建一個網表文件,其中包含零件的符號信息和組件的坐標。

      網表是一個重要的信息片和所述過程中必須是無差錯的。因此,PCB設計軟件內置了原理圖捕獲測試功能,該功能貫穿繪制的原理圖以檢查異常和錯誤。該報告將列出所涉及的組件或網表,并在很好軟件上,您可以通過單擊報告項來放大有問題的位置。

      失敗的原理圖原理圖捕獲測試的常見類型

      通常會認為在布局階段會發生錯誤。盡管這樣的假設是正確的,但是當您處理原理圖時,同樣會發生毀滅性的錯誤。這是一些原理圖捕獲測試中可能出問題的經典示例。

      1.短路

      可能會錯誤地連接原理圖中的電源和接地引腳或其他不打算接在一起的網絡。原理圖捕獲測試應該在檢測到短路時返回錯誤。

      原理圖捕獲測試失敗

      2.引腳/總線斷開

      除非您將組件的針腳專門指定為不連接,否則軟件將假定它將連接到另一個組件。當原理圖連接線懸空時,更明顯地違反了該規則。 

      此類違規通常會在測試期間觸發警告,但必須仔細檢查以確保電路正常工作并完全連接。

      3.重復的引腳/網絡名稱

      創建自己的組件時,很容易設置笨拙。測試期間應檢測到重復的引腳,例如具有雙引腳2的引腳。 

      網絡名稱通常由軟件自動生成,但是有時設計人員會更改名稱以更好地進行識別。當新網絡名稱與現有網絡名稱重疊時,可能會發生錯誤。

      4.平面/分級端口連接

      在復雜的設計中,您可能需要將電路分成不同的子電路。這些子電路通常以平面或分層拓撲排列。在前者中,所有子電路共享相同的級別,而分層設計則按層排列。

      無論如何安排,您都需要確保子電路的互連端口已鏈接。否則,原理圖捕獲測試可能會發出警報。 

      為什么應對失敗的原理圖捕獲測試很重要

      大量測試失敗很煩人。您不需要檢查大多數軟件中的測試標準,而是要檢查每個標準。跳過原理圖捕獲測試或忽略結果的后果是嚴重的。

      原理圖捕獲測試防止不必要的故障

      短路(無法檢測到)可能在打開電源后就使您的原型冒煙。隨意刷掉的未連接網絡可能會導致數小時的故障排除,然后再找出問題。 

      作為負責任的設計師,您應該通讀每個錯誤或警告并采取必要的步驟。解決短路問題,連接任何未連接的網絡,并確保引腳或網絡名稱不重復。

       

      請輸入搜索關鍵字

      確定
      色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
      <progress id="jlsnq"><code id="jlsnq"></code></progress>

      <strong id="jlsnq"><del id="jlsnq"></del></strong>
        <mark id="jlsnq"></mark>

      <legend id="jlsnq"><table id="jlsnq"></table></legend>
      <small id="jlsnq"></small>
    1. <ruby id="jlsnq"><table id="jlsnq"></table></ruby>

        <strong id="jlsnq"></strong>